지식저장(큐레이팅+내 생각)

1. 차동증폭기(Difference Amplifier) ; 두 신호(Vi1, Vi2)의 차이를 증폭 => 이전까지는 하나의 입력신호를 사용했다 => OP Amp 자체도 피드백이없으면 포화된다 1.1 해석(이상적인 OP Amp) 이전 포스팅에서 , 이상과 비이상적인 OP Amp의 개루프이득 오차는 0.1% 미만이라고 했다. 그래서 기능을 해석할 때는, 이상적이라고 가정하고 사용해도 무방하다. ; 중첩의 원리를 이용. 1.1.1 Vi1만 고려. Vi2 = 0(GND)일 때. => 반전증폭기의 형태이다. (+)단자가 GND 이므로. 따라서 출력은 1.1.2 Vi2만 고려 Vi1 = 0(GND)일 때. -> Vi2가 R3,R4에 의해 Divide 됨.(V2) -> 결국, (+)단자는 V2라는 전압을 입력받음. ..

1. 오프셋전압(Offset Voltage) ; 0V, 0V -> 0V과는 다르게 나오는 전압. 1.1 출력 (DC) 오프셋 전압 : 두 입력이 0인 상태에서, 발생하는 출력 전압(DC) 1.2 입력 (DC) 오프셋 전압 : 출력을 0으로 만들기 위해서, 한 입력에 가해야하는 전압.(반대는 GND) 오프셋 전압에서, 입력은 출력이 , 출력은 입력이 0일때 발생한다. => 오프셋 자체가 DC라서 DC생략해도 됨. 1.3 오프셋 전압(Offset Voltage)가 적분기에 미치는 영향 ; 시간이 지나면 적분기의 출력 Vo는 포화됨. - Vos(입력오프셋)를 입력 => C가 충전 => short됨. - Rf를 달아서, C가 충전되는 것을 방지 - Rf를 통해 Vos/Rf가 흐름. ==> Rf가 작으면 적분기 ..

- 주파수특성 : 소신호 - 슬루율(slew rate) : 대신호 1. 개방루프(Openloop) 주파수 특성 Gain이 점점 떨어진다. 1.1.1 개방루프(Openloop) 차단주파수 fh ; Openloop에서, Gain(증폭률)이 일정할 때, 일정한 범위에서 가장 높은 주파수. 1.1.2 단위 이득 대역폭 ft ; Gain이 1일 때 주파수. (dB = 0 은 Gain 1) 1.1.3 fh(개방루프 차단주파수)와 ft(단위이득 대역폭)의 관계 ; 1* ft = Ao * fh , 즉, (gain*주파수) 는 같다. 1.1.4 주파수 - Gain ; A(s)는 주파수 변화에 따른 Gain의 식. => 이 값에 따르면 , 주파수 10배 증가(dec)에 따라 -20dB 만큼 gain이 감소함. ex) 위의..

1. [반전]적분기(Integrator) : 반전증폭기(-R2 + C) - 출력이 입력신호의 적분형태. - 반전증폭기 R2자리에 C를 넣었다. (저항 1, 캐패시터 1) 1.1 회로분석 - 입력저항 전류 iR = (Vi / R) - 가상접지로 인해 ir = ic - 위의 식을 Vo에 대해 정리하면, 출력은 입력의 적분으로 나타난다. 시간 t(매개변수)에 따라 적분량이 달라진다 - 여기서 RC는 적분 시상수(integral time-constant)라고 한다. - 1.2 입력에 DC성분이 포함될 경우. ; C가 개방루프로 동작하여(= 적분이 안됨) => 출력이 전원전압 근처 -Vmax로 포화됨(입력이 무한대 증폭) 1.2.1 문제해결 C충전 전류를 흘리는 Rf를 병렬로 달아줌. (DC경로 생성) - DC성..

1. 반전증폭기(inverting Amplifier) ; 입력과 출력의 부호가 반대라서, 반전증폭기 -> 입력 v1가 (-)단자에 연결되어 있다. 2. 이상적인 연산증폭기(OP Amp)로 구성한 경우 2.1 전압증폭률(Av = 출력/입력) - 전류를 먼저 보자(오른쪽 회로) - I1이 IB[ (-)단자]로 흐르지 않는다.(가상접지) -> I1 = I2 -> I1/R1 = I2/R2 반전증폭기 전류관계 - 위의 전류관계를 이용하면, Vo/Vi를 구할 수 있다. 전압증폭률, 반전이므로 저항의 비에 (-)가 붙는다. 2.2 입력저항 - Vi에서 바라본 저항 = R1이다.(가상접지) 2.3 반전증폭기 등가회로 위의 1단원에서 구한 입출력 관계. 즉, 증폭률, 입력저항을 이용해 등가회로를 그려보자. -> Av =..

1. diode 2. transistor 에 이은 3번째 소자, 3. OP Amp 0. keyword : 이상적인 연산증폭기, 가상단락, 가상접지, 반전, 비반전, 전압플로어, 차동증폭기, 계측증폭기, 적분기, 증폭기, 정밀 반파 정류기, 주파수특성, 파라미터, 고장진단. 1.1 용도 : 선형 및 비선형 아날로그 회로에 폭넓게 사용 AC,DC 신호증폭기/ 임피던스 매칭용 버퍼/ 전류-전압 변환기 적분기/ 정밀 전류기/ 아날로그 필터/ 발진기 => 아날로그에서 가장 많이 쓰는 소자가 아닐까... 1.2 OP Amp(operational amplifier)의 역사 - 1941. 발명 [미국 Bell Lab, 범용 고이득 반전피드백 증폭기] - 1953. 최초 상업용 OP Amp 출시 [GAP/R, 진공관 연..

1. JFET의 DC해석 ; Gate 단자(P+)와 Channel영역(S~D, N채널)이 PN접합을 형성 -> Gate ~ Source 사이에는 전류가 흐르지 않아야함. -> 0[V] or 역방향bias 1.1 0[V] bias (영전압 바이어스) Source와 Gate 사이에 0[V]를 걸었다. => Gate로 전류가 흐르지 않아야 하므로. => 순방향 bias가 걸린다면, gate로 전류가 분기되어, drain전류가 아주 작아진다. 1.1.1 ID 포화영역에서 동작을 가정했을 때, 드레인 바이어스 전류. => Id = Idss(1-Vgs/Vgsoff)^2, Vgs=0 => Id = Idss drain bias 전류 1.1.2 VD 위 회로에 KVL적용(for Vds) => Id식과 KVL(for Vd..

주요 도구 : 드레인 전류식, KVL 1. MOSFET Bias 증가형, NMOS를 기준으로 설명한다. 1.1 전압분배 Bias 게이트 전압은 위의 식처럼 R1,R2의 분배로 공급된다. 1.1.1 포화영역에서 동작을 해야되고, 그렇다면 아래식을 만족한다. 1.1.2 그리고 포화영역 동작조건. ; Vds가 유효게이트 전압보다 커야, 채널형성후 Pinch-off효과로 VDS의 영향을 제거할 수 있다. 1.1.3 Drain ~ source에 KVL 1.1.4 위식을 토대로 부하선(Load line) 방정식을 구하면 1.1.5 위의 부하선을 그래프에 표시하면 위와 같은 결과를 얻을 수 있다. 동작점(Q점) 부하선(파란직선)과 교점, VGS를 알고 있어야 결정된다. 1.1.6 천이점(transition point..

1. 증가형 MOSFET의 I-V 특성; 영역구분 1.1 채널 미형성(차단상태) ; 차단영역, Vgs 전류가 흐를 수 없음. 1.2 채널형성(도통상태) ; Vgs > Vtn , drain전압에 따라 비포화/포화의 2가지 영역이 있다. 1.2.1 비포화 영역(non-saturation. or triode) ; 채널형성, 전류 흐르기 시작. -> Vds drain전압이 실질적인 채널전압보다 작으면 평평한 채널이 형성. 1.2.2 포화영역 Vds > Vgs - Vtn drain전압이 실질적인 채널전압보다 큼. -> drain쪽 채널 모양이 찌그러짐(pinch-off) -> 전..

1.1. field effect(전계효과) -> TR에 인가되는 전압이 field(전계)를 형성 -> field의 세기에 의해 전류가 조절(제어)됨. ​ 1.2. FET(field effect TR) -> 입력전압에 의해 TR의 두 단자 사이 전류가 조절되는 소자. ; 그래서 FET가 VCCS(voltage controlled current source) BJT가 CCCS(current controlled current source) 라 물린다. ​ 1.3. 구조에 따라 FET 분류 1.3.1 MOSFET(metal oxide semiconductor field effect TR) -> 금속 - 산화물 - 반도체 FET -> 제어단자가 산화물로 절연 ​ 1.3.2 JFET(junction FET) -> ..