1.1. field effect(전계효과)
-> TR에 인가되는 전압이 field(전계)를 형성
-> field의 세기에 의해 전류가 조절(제어)됨.
1.2. FET(field effect TR)
-> 입력전압에 의해 TR의 두 단자 사이 전류가 조절되는 소자.
; 그래서 FET가 VCCS(voltage controlled current source)
BJT가 CCCS(current controlled current source)
라 물린다.
1.3. 구조에 따라 FET 분류
1.3.1 MOSFET(metal oxide semiconductor field effect TR)
-> 금속 - 산화물 - 반도체 FET
-> 제어단자가 산화물로 절연
1.3.2 JFET(junction FET)
-> 접합 FET
-> 제어단자가 PN접합으로 형성됨
2. MOSFET
; Gate 전압에 의해 Drain 전류가 제어되는 소자.
; 이름의 유래 : Gate 단자에 금속 - 산화물 - 반도체가 층을 이뤄서 형성됨.
2.1 제작방법에 따른 구분
1. enhancement - type(증가형)
; gate에 전압을 걸어주면, channel이 증가한다.
2. depletion - type(공핍형)
-> 위의 enhancement와 동일한 구조이나, 채널을 미리 만들어 놓음
실제로 사용하는 것은 enhancement이다. 기판, Source/Drain의 도핑에 따라 N채널, P채널로 나뉜다.
3. 증가형 MOSFET의 구조
-> p형 기판에[P-sub]
-> 5가 도너(doner) 불순물(P,AS..)등을 고농도로 주입하여 n+형성.
-> 이곳에 금속을 접촉하여 Source/drain 단자를 만듦.
3.1
3.1.1 채널영역 : Source ~ Drain 사이 기판 실리콘 영역
3.1.2 산화막 : 채널영역 위 SiO2 산화막 형성
-> SiO2는 우수한 절연체임, 절연체를 여기에 형성해 줘야 Capacitor 형태가 된다.
3.1.3 게이트 전극 : 산화막 위에 전극 만듦
=> Gate 전극과 채널영역이 SiO2산화막(절연체)에 의해 분리된 구조
=> Gate로 전류가 흐르지 않는다!
위의 그림을 보면, Source/Drain 전극이 n이냐 p냐에 따라
N-MOS/P-MOS를 구분한다. [당연히 기판 극성도 반대로 바뀐다]
-> 전류/전압 극성만 반대로 바꿔주면 동일한 해석이 된다.
3.2
기호(symbol)구분은 BJT와 동일하다 N-mos도 npn구조이다.
[2개의 n극과 p채널구조]
따라서 npn의 문자에서 p가 길어서, nmos는 화살표가 밖으로 나온다.
마찬기지로 pnp에서 n이 짧으니까 pmos는 화살표가 들어간다.
4. 증가형 MOSFET의 동작
4.1 조건
전류가 채널영역(Source ~ drain사이)에서만 흘러야 한다.
-> Source -> sub(기판), drain -> sub(기판)으로 흐르면 안된다.
-> 따라서, Source/Drain과 기판의 PN접합은 항상 역바이어스!
-> nmos의 경우 p-sub에 낮은전압[0V or (-)]이 인가되어야함.
n+는 당연히 p-sub보다 높은전압.
4.2 채널형성
gate전극에 (+)전압을 인가하면,
산화막 아래(채널영역)에 전자들이 모여 n형 반전층(inversion layer)형성
-> 이 상태를 '채널'이 형성되었다고 함.
inversion layer
-> 기판의 Major carrier와 반대형태의 carrier가 모여있는 층,상태
; P-sub인데 n이 많은 부분(반대)이 이 형성되어서 반전층이라고 한다.
==> 채널을 형성(반전층 형성)을 위해 필요한 최소 gate전압을 문턱전압(threshold voltage)라고 한다.
4.3 전압인가
채널이 형성된 후, Drain에 (+)전압을 인가하면
Source ~ Drain 사이(채널을 통해)에 전류가 흐름.
-> S(source)는 0V
4.4. 그림으로 정리.
1. Source = 0V
2. Gate = +전압 -> 채널(반전층) 형성
3. Drain = +전압 => source의 전자들이 채널을 통해 이동
VGS > Vtn(nmos threshold), Vtn>0
; gate전압은 threshold voltage 보다 높아야한다.
; PMOS의 경우 Vtp <0
5. 공핍형 MOSFET
5.1 구조
-> 채널이 미리 만들어졌다.
-> Source ~ drain은 채널로 연결되어 있음.
-> 기호 : 채널을 미리 색칠해 놓음. 화살표는 증가형과 같으나, body에 화살표를 표시하여서, source에 표시하던 화살표와는 반대가 된다.
5.2 공핍형 MOSFET 동작
5.2.1 Source ~ Drain 사이 채널로만 전류가 흘러야 한다.
5.2.2 따라서, Source/Drain과 기판(sub)사이 역방향 바이어스 필요.
P-sub = 0 or (-) [V] , n+ > [0]V
5.2.3 gate 전압이 (-)가 가능하다.
(-)일 때
; 공핍형으로 동작 (전자를 밀어내서, 채널이 줄어든다)
(+)일 때
; 증가형으로 동작(반전층 형성(정공 밀어냄)으로 채널이 증가하니까)
=> gate전압으로 있는 채널크기를 조절한다.
공핍형 FET의 동작
gate에 -전압 인가. => 파란색 공핍영역 형성. => drain전류 감소.
=> gate전압으로 drain전류 조절.
출처 : KOCW.전자회로.영남대학교. 김성원
http://contents.kocw.or.kr/contents4/html/2013/Yeungnam/KimSungwon/10-1/default.htm
'전공지식정리 > 전자회로' 카테고리의 다른 글
| FET3(Bias, DC해석) (0) | 2020.12.07 |
|---|---|
| FET2(MOSFET I-V특성, JFET구조) (0) | 2020.12.07 |
| BJT증폭기 5(증폭기 비교, 설계 예제) (0) | 2020.12.07 |
| BJT증폭기4(CB증폭기) (0) | 2020.12.07 |
| BJT증폭기3(CC) (0) | 2020.12.07 |