지식저장(큐레이팅+내 생각)

6. BJT ; Junction이 2개있는 반도체 소자(pnp, npn이 있음) - 동작 조합 (eb, cb의 bias 조합의 따라 4가지가 가능) a. active ; GAIN,신호증폭, 앰프구현에 사용 ; 첫 np를 수평으로 맞추고 마지막 n의 경사를 키운다. ; drift(major carrier) -> diffusion(minor) -> E-field(major) 로 carrier 이동 b. saturation ; Switch 구현에 사용 c. cutoff ; off - state(동작 안함) d. inversion; 안씀 7. MOSFET ; FET는 제어단자에 따라 이름 붙인다(JFET,MESFET...) ; 그 중 MOSFET는 제어단자가 단자부터 보면 METAL - SiO2 - Si 로 이..

반도체 검증 구간 1. Wafer test( DC 특성및물리적이상유무check) - 공정의이상유무를파악 물리적검사&회로의특성 중 대표적으로 파악이 가능한 각종 소자에 대한 기본test를 실시한다. - 이상유무를파악하기방법? 2. PKT 2.1. Packaging - Wafer 가공이후각각의chip을package 형태로만들게되며약2주간의시간이소요된다 - 목적에따라여러가지형태를취한다 - Package 비용 또한 무시하지 못 할 portion 2.2 Package test(Full 특성검증) - 제품의 성능을 test하며 filed에서 문제없는 제품을 만드는 것이 목표 - Wafer test 에서 처리가능한 항목이 많을 수 록 package 비용절약 - 각 회로의 특성을 표현할 수 있는 대표적인 결과값을 te..

- 실리콘 - intrinsic 특징, 전자, 양성자 농도 - 홀의 이동, moblility - fermi level, fermi-dirac - 밴드갭, 밴드갭 조정과 온도, 도핑과 밴드갭 변화 (1번째 파라미터) - n0p0 =ni^2 - non equilibrium & excessive carrier & generation, recombination - steatdy - state - quasi - fermi level - PN junction의 전류이동 ; minority 농도차에 의한 diffusion; drift는 별로.. - built in potential barrier ; eV는 p가 높아서, 전위는 n-type이 높다. ; 농도가 원인이 아니라 energy barrier 때문에 전위가 높..

1. 실리콘(Silicon, Si) - 원자번호 14, (2+8+4), 최외각 전자 4개. - 원자에 종속된 전자는(궤도 도는것), 양자화 된 에너지를 가진다.(법칙임) - 원자 하나일 때는 아래 왼쪽그림처럼 깔끔함. - 원자 여러개인 고체에서는 간섭&반발로 촘촘해지고, 멀어지면서 오른쪽 모양이 나온다. - 이 결과 에너지밴드 & 밴드갭 모양이 나타난다. - 에너지밴드 ; 모든구간에 존재가능한 양자 준위가 있는 것. - 밴드갭; 고체의 에너지준위 분포를 봤을때의 빈구간, Conduction band와 Valence band 의 차이. - 에너지 준위는 낮은거 부터 채워서, Valence band -> conduction band 순으로 채운다. - 상태로 봤을때, conduction band의 에너지를 ..

- 앞서 소자의 종류에서 단자별 분류를 했었다. (2단자, 3단자, 다단자..) - 가장 기본이 되는 소자는 2단자이며 나머지는 이것의 변형이라 생각해도 좋다 (물론 성질은 완전 다르다) - 따라서, 1. Diode -> 2. TR, SCR -> IC의 순서로 진행하겠다. 1. Diode ; PN Junction이다. P-type & N-type이 만나면 계면(hetero)에서 Depletion Region이 생기고, 이때의 electric potential을 built-in(기본적으로 달고 나오는) potential 이라 한다. 이 부분에 기생(parasitic) Capacitance 성분도 있다. Cdep, junction capacitance라고도 함. PN junction에 거는 Bias에 따라 ..

1. 분류하기 1.1. 역할에 따라.(수동 or 능동) - 수동 소자 : 저항기, 유도자, 축전기, 스위치 등 - 능동 소자 : 다이오드, 트랜지스터, 집적회로 등 1.2 단자 수에 따라 (다이오드,트랜지스터, 사이리스터, IC ....) 1.2.1 - 2단자 소자 (다이오드) 정전압 다이오드, 가변용량 다이오드, 발광 다이오드 (LED), 핀 다이오드 , 쇼트키장벽 다이오드（SBD), 레이저 다이오드, 광다이오드 , 태양 전지정전기보호 다이오드, AC변환 다이오드, 배리스터 (varistor),에사키 다이오드 , 건 다이오드 1.2.2 - 3단자 소자(TR, SCR) 트랜지스터 접합형 트랜지스터, 달링턴 트랜지스터, 전계효과 트랜지스터 (FET) , 절연 게이트 양극성 트랜지스터 (IGBT), 단접합 ..

https://www.skcareersjournal.com/1210[PE직무인터뷰] https://blog.skhynix.com/294 [Dram 제품팀 인터뷰] 소자랑 동작 지식이 더 중요하다??? https://comento.kr/job-questions/sk%ED%95%98%EC%9D%B4%EB%8B%89%EC%8A%A4/%EC%A0%9C%ED%92%88/%ED%95%98%EC%9D%B4%EB%8B%89%EC%8A%A4%EC%9D%98_%EC%A0%9C%ED%92%88%EC%A7%81%EB%AC%B4%EA%B0%80_%EA%B6%81%EA%B8%88%ED%95%A9%EB%8B%88%EB%8B%A4-40547 sk하이닉스 제품 하이닉스의 제품직무가 궁금합니다 | 코멘토 SK하이닉스 현직자 답변: 제품..

-------------------------------------------------------------불변------------------------------------------------------------------- 1. Ingot을 통해 Wafer 제작 ; 보통 웨이퍼는 사온다 2. ​ ​ ​ ​ ​ ​ ​ ------------------------------------------------------------ -불변 ------------------------------------------------------------------- 1. 단결정 성장 ; CZ, floating Zone 2. 규소봉절단; Ingot 자르기 3. 웨이퍼 표면연마 ; Polishing --> 여기까..

반도체 공정 순서 1. 전공정(Front end) A. 설계 설계 -> Mask B. 소자집적 제조 -> test 2.후공정(Back end) C. 제품 전개 package -> 품질 보통 8대공정이라 하는 것은, 전공정, 소자집적의 제조공정을 의미한다. 제조 8대공정 1.photo 2.etch 3.diffusion 4.implant 5.CVD 6.thin film 7.CMP 연마 8.Clean 8대공정을 웨이퍼 제조부터 해서 전체공정을 8대공정으로 분류한 사람도 있다.(ex 삼성 반도체이야기) 삼성블로그의 (구) 8대공정 1. wafer 2. Oxidation 3. design & mask 4. photo 5. etch 6. thinfilm 7. metal interconnect 8. EDS 9. pa..