-------------------------------------------------------------불변-------------------------------------------------------------------
1. Ingot을 통해 Wafer 제작 ; 보통 웨이퍼는 사온다
2.
------------------------------------------------------------ -불변 -------------------------------------------------------------------
1. 단결정 성장 ; CZ, floating Zone
2. 규소봉절단; Ingot 자르기
3. 웨이퍼 표면연마 ; Polishing
--> 여기까지 웨이퍼
4. 회로설계
5. 마스크 제작
--> mask
6. 산화공정 --> SiO2형성
7. 감광액 도포
8. 노광
9. 현상
10. 식각
--> photo & etch
11. 이온 주입 ; 불순물 주입하여 전기특성 부여
12. 화학 기상증착 ; 제품 특성에 따른 막 형성
13. 금속배선 ; 웨이퍼 각 회로를 연결하는 도선 배선
----------> IC생성 완료
14. 웨이퍼 뒷면 연마
15. 웨이퍼 절단
--------------> IC 분리 완료
16. 칩 자동 선별 ; 불량검사
--------------->
17. 금선연결 및 성형 ; lead-frame 붙이기
18. 최종검사
------------------------------------------------------------------순서---------------------------------------------------------------
반도체 전문용어
https://zorbanoverman.tistory.com/m/170
정리 제일 깔끔하게 잘된곳.
https://kkhipp.tistory.com/27?category=799458
여기는 실무적으로 깔끔함
http://blog.daum.net/tujapro/67
https://m.blog.naver.com/jjp37/221112027804
https://tkdwo1018.blog.me/221456047118
- 반도체 도핑에 B 와 P를 많이 쓴다고 한다.
- class 1 or 1 class ; 먼지 단위, 잠실야구장에 야구공 하나정도. 1um / ft3
- 단위
- 웨이퍼는 25장 단위로 팔며 1100000원 가량 한다. 즉,한장에 45000원~60000원까지 가격이 형성된다.
- 3대 재료 : wafer, lead frame, mask
1. 웨이퍼를 만든다( si를 초크랄스키로 ingot 만들어서 자른다.)
2. 회로 찍기전 전처리 과정
3. 회로 찍는 과정(photo & etch)
4. 후공정( test & package)
여기서 8대공정으로 늘이면
웨이퍼 - 산화 - 포토 - 에치 - 박막 - 금속 - EDS - 패키징
1. 웨이퍼
웨이퍼는 클수록 한 웨이퍼 투입에 칩을 많이 생산할 수 있다. 즉, 클수록 좋다.
- 직경, 두께 순으로 아래와 같다.
6인치 : 150mm 0.625mm
8인치 : 200mm 0.725mm
12인치 : 300mm 0.775mm
- 제조법 : 결정성장(다결정을 녹여서 단결정을 만든다)
초크랄스키 (Czochralski, Cz)법; LSI는 이 웨이퍼 사용,
플로팅 존(Floating Zone, FZ)법
을 쓴다.
- 용어 : die, scribe line, flatzone, + edge die. TEG(Test Element Group)
- 웨이퍼 구별법; 플렛존 기준으로 결정구조를 본다 (100 웨이퍼는 45도)
2. 산화(Oxidation) ; 보호막 형성
- 웨이퍼에 SiO2 코팅을 만들어 오염, 불순물이 없도록 하는 것.
- 누설전류 방지, 확산방지(이온주입), 식각방지(식각)
- 두께조절 변수
1. 산화제(Oxidants) ; 건식(O2(g)) , 습식(H2O(g))
- 건식 ; Si(s) + O2(g) -> SiO2(s) ; 좋으나 느리고(gate Oxidation에 사용)
- 습식 ; Si(s) + 2H2O(g) -> SiO2(s) + 2H2(g) ; 나쁘나 빠르다; H2챔버에 O2를 넣어 H2O생성
2. 웨이퍼 결정구조
; 면밀도가 높을수록 성장속도 높음, U111 > U100 & U111 : U100 = 2:root(3)
3. Dummy Wafer를 설치해, 웨이퍼 2개 버리고 웨이퍼 산화를 일정하게 함.(분포곡선 생각하자)
3. 포토(회로 밑그림 그리기)
- 웨이퍼 위에 회로를 밑그림을 그려주는 과정이다.
- 미리 만들어둔 회로 마스크를 웨이퍼 위에 대고 빛을 쪼아서 패턴을 새긴다.
- 마스크는 웨이퍼보다 크게 만든다(먼지영향 최소화)
WT & PKT(Wafer Test & Package Test)
https://www.skcareersjournal.com/1203
1. Wafer test
1.1 EPM & WFBI
; Electrical Parameter Monitoring & WaFer Burn In
- EPM ; IC 개별 소자의 DC IV특성 파라미터를 테스트
- WFBI ; 고온에서 AC/DC 전압 테스트를 통해 불량 찾음
==> 초기 불량 잡는데 효과적
1.2 Hot & Cold Test
; 고온, 저온에서 신호를 보내 각 Chip의 이상을 판정
-> 수선 가능한 것은 따로 기억해 둠.
1.3 Repair & Final Test
- 불량품 Repair(with Electrical Rupture)
- Final Test로 수선 검증
1.4 Inking
; 불량칩에 Ink를 찍음. 요즘에는 전산으로만 처리.
1.5 최종품질 검사.
2. Packaging
- Package & Package Test
2.1 Back Grind
; 웨이퍼를 연마해 얇게 만듦
2.2 Wafer saw
; 웨이퍼를 잘라 칩을 낱개로 분리
2.3 Die Attach
; 양품 Die를 Substrate에 접착
2.4 wire Bond
; 칩과 substrate의 단자 연결
2.5 Mold
; EMC(열경화성 수지)로 기판 감싸기
-> 습기, 열, 충격 보호
2.6 Marking(with laser)
; 제품번호각인
2.7 Solder Ball Mount
;Substrate에 Solder ball을 부착(OUT단자)
-> PCB와 Package 연결용
2.8 Saw Singulation
; Substrate를 개별 제품으로 분리
-------- TEST
2.9 DC Test & Burn-in
DC Test ; 설계 & 조립 불량 선별
Burn - in ; 극한 조건 검사(고온아님. 극한임. 신뢰성)
2.10 Main Test
; 상온 & 저온에서 검사.
=> JEDEC(반도체 국제 표준) Spec 맞추기 + 고객 요구 Spec 맞추기
2.11 Final Test
-> 고온에서 검사.
'전공지식정리 > 반도체' 카테고리의 다른 글
| 반도체 정리(1~5) (0) | 2022.01.20 |
|---|---|
| 소자 공부 2 (0) | 2022.01.20 |
| 소자공부 1 반도체 소자의 종류 (0) | 2022.01.20 |
| 하이닉스 PE직무 (0) | 2022.01.20 |
| 공정 개요 (0) | 2022.01.20 |