지식저장(큐레이팅+내 생각)

1. 설계부터 시뮬레이션까지의 진행 과정 .1. VHDL 설계 : 설계 파일(design file) 생성 .2. VHDL 해석(analysis) : 중간 양식 생성 - 소프트웨어 언어의 컴파일 과정 - 문법적인 오류 탐색 및 디버깅 정보 제공 .3. 정교화 단계(elaboration phase) - 계층별로 설계된 모든 엔티티와 아키텍처들의 연결 작업 수행 - 주요 객체들에 대한 저장 공간 할당, 상수와 변수에 대한 초기값 할당 - 제네릭 값, 생성문의 변수들이 모두 초기화 .4. 초기화 단계(initialization phase) - 신호들에 대한 초기값 할당 - 프로세스를 한 번 실행시킨 후 시뮬레이션 타임을 0으로 설정 .5. 시뮬레이션 단계(simulation phase) 설계부터 시뮬레이션 까지..

1. declaration( = 선언) ; designator(지정어)를 named entity에 연결시키는 작업. 1.1 designator ; identifier(식별어) + operator symbol(연산자 기호) + character literal(문자 리터럴)를 총칭하는 말. 1.2 named entity(=네임드엔티티) ; declaration 정의하는 개별 entity ex) entity, architecture, 구성, procedure, function, package, 형, 특수형, 신호, 상수, 변수, 파일, component, literal, 그룹 등등.. 1.3 ex) 실제적인 선언 예 실제적인 선언의 예 1.4 type declaration(= 형 선언) bnf와 예 type ..

1. Subprogram(= 부프로그램) ; function(함수) & procedure(프로시저)의 총칭 -> 별도의 모듈, 특정 값 계산. -> 반복 동작을 표현. 2. Subprogram 구조 2.1 Declaration(선언) ; 호출방법 정의 2.2 Body (본체) ; 동작내용 서술 3. 함수/프로시저 3.1 function -> 'in' mode(형식 매개변수) -> 리턴값 사용 -> 호출은 하나의 표현식(expression)을 구성. -> 특정 값을 계산/동작을 표현 3.2 Procedure -> in/ inout/ out mode(형식 매개변수) -> return값 X => 형식 매개변수의 out모드. -> 호출은 statement를 구성 -> 특정 값의 계산이나 동작을 표현. 4. Su..

3. 병렬문 3.1 프로세스문(process statement) ; 순차적으로 서술할 수 있는 독립 모듈 - 알고리즘 표현 가능 도구 - 외부에서 보면(자체는) 병렬문 - 내부는 순차문. - 여기서 신호 선언 불가. 3.2 동작 - 일종의 무한루프 => 감지리스트 신호 변화에 의해 순차문 수행 3.3 감지리스트 - (process 예약어 다음) or 마지막 순차문 wait문에 위치. 3.4 ex1) process 예약어 다음, sensitivity list 위치. Process(A,B) begin if A>B then Y 가급적 이 코드를 사용할 것. ex2) wait on 다음에 sensitivity list 위치. process begin if A>B then Y 순차문들이 순차적으로 진행하는 것. ..

1. 순차문 & 병렬문 1.1 순차문 : 부프로그램이나 프로세스문의 수행을 위한 알고리즘 서술. -> 순서대로 동작 -> 함수, 프로시저,프로세스문 내부알고리즘 순차문의 종류 -> 대기문, 보고문, 주장문, 지연 메커니즘, 배정문, 프로시저 호출문 if, case, loop, next, exit, return, null 1.2 병렬문 : 회로의 동작이나 구조 서술 병렬문의 종류 -> 프로세스, 블록사이 연결상태 -> 아키텍쳐 내부 부분 -> 각 병렬문은 독립,비동기적 동작.(하드웨어 동작 표현) -> 프로세스문, 블록문, 병렬 프로시저 호출문, 병렬 주장문, 병렬 신호 배정문, 콤포넌트 실체화 문, 생성문, ------------------------------------------------------..

0. VHDL ; VHSIC(Very High Speed Integrated Circuit) Hardware Description Language의 약자 ; 디지털 시스템의 설계, 검증, 구현 관련된 대부분의 기능 제공 1. 개발과정 1.1 - 미국방부의 반도체 집적회로 납품 문제 - 업체별로 서로 다른 HDL 언어를 사용하여 납품 => 회로 재사용, 재생산에 많은 문제 야기 1.2. VHSIC 개발 프로젝트 (1980 ~ 1989) : HDL 표준 언어 개발 - IBM, TI, Intermetrics사 합동 개발팀 - 1985년 VHDL version 7.2 개발 및 공개 - IEEE 표준화 - 1987년 12월 IEEE Standard 1076으로 표준화 1993 2000 2002 2008년 일부 내..

1. Exclusive-OR and Parity circuits 1.1 Exclusive-OR Gates Exclusive-OR (XOR) gate 2-input gate whose output is 1 if exactly one of its inputs is 1 Producing a 1 output if its inputs are different X + Y = X´Y + XY´ (X + Y)´ = XY + X´Y´ Multigate design for 2-input XOR function (a) AND_OR (b) 3-level NAND Equivalent symbols for (a) XOR gates (b) XNOR gates Pinouts of 74x86 SSI XOR gate 1.1.2 XOR ..

1 .Decoders and Encoders Decoder A multiple-input, multiple-output logic circuit Converting a coded input word into a coded output word One-to-one mapping 1.1 Binary Decoders n-bit input code and 1-out-of-2n output code Used to activate exactly one of 2n outputs based on an n-bit input value 3-to-8 binary decoder to decode a Gray code 1.2 Logic Symbols for Larger-Scale Elements ; General guideli..

1. 전체는 부분의 합이다. - 실제 combinational 회로는 너무 복잡하고 크다. ex) 수 많은 in/out, 수백만의 SOP(sum of product)항, 수 억 줄(row)로 된 진리표 => 복잡한 회로도, 부분의 합이라는 사고(구조적사고)를 해야한다. 2. 문서화 표준 ; 디자인이 잘 되었는지, 제작가능한지, 유지되는지 파악하기 위해 만듦. 6가지 문서화 종류가 있다. 2.1 specification(spec) : I/O와 기능에 관한 사항 2.2 Block diagram : 그림으로 묘사 (spec 알기 쉽게) 2.3 schematic diagram: 형식이 정해진 spec ->component, 연결과 접선, IC 종류, 핀번호 ..... 2.4 Timing diagram : 논리적..

1. 사용가능한 문자 1.1 도형문자(graphic code) ; 191개의 도형문자 191개의 도형문자 1.1.1 주 문자 세트 주 문자 세트 1.1.2보조 문자 세트 1.2 포멧 제어 문자(format effector) HT[ =horizontal tab(수평 탭)] , VT[=vertical tab(수직 탭)] , CR[=carriage return(복귀 부호)], LF[=line feed(줄먹임 문자)] FF[=form feed(용지 먹임 문자)] 1.3 주석 -- 기호, /* */, 한글도 컴파일러가 무시한다. 2. 문장 구성 요소 분류 2.1 분리어(seperator) ; 문장 요소들을 서로 분리시키는 역할 -> 공백 문자(space), 포맷 제어 문자(format effector), 라인 종..